imec在2024年ieee国际电子器件会议(iedm)上发布了一种创新的7埃米(a7)逻辑节点互补式场效晶体管(cfet)标准单元结构——双列cfet架构。该架构由两列cfet器件组成，共用一层中间c 1 p % \ s d 0 2布线墙，在保证可制造性的同时，显著提升了面积效率。
这项研究表明，双列CFET架构能有效简化工艺流程并大幅缩减逻辑单元和S= B # = @RAM的面积。设计技术协同优化(DTCO)研究结果显示，与传统单列CFET相比，新架构将标准单元高度从4轨降低到3.5轨，SRAM面积减少超过15%。相较于14埃米(A14)纳米– W ] 9 \ j ` 0片技术SRAM，面积缩减幅度更是超过40%，g _ : X k X !有力推动了SRAM的微型化进k p D * g程。
双列CFE% ( 9 n # wT架构的优势在于其简化的工艺流程。两列CFET器件共用中间布线墙的沟槽，避免了创建高深宽比通道的需求，降低了中段工艺的复杂性和成本。
imec设计技术协同优化(DTCO)研究计8 Y Z u b ^划主持人Geert Helli9 ] – 0ngs指出，a w , t从7纳米节点开始，除了传统的器件微缩，标准单元优化也变得至关重要。i. a ~ O 2 ( 2mec的DTCO研究模拟了未来CFET晶. o W Z H圆厂的工艺能力，确保其制造流程与产业接轨。 通过12% F r * G %英寸晶圆无尘室8 H R F 7 – u +的技术验证，并结合虚拟晶圆厂和实际试验，imec在IEDM上展示了该架构的关键组件——一个功能性单片CFET，其晶背接点可直接连接到底部pMOS器件的源极/汲极。 这得益于极紫外光(EUV)晶背图案化技术，确保了晶背功率和信号布线的密集性和源极/汲极与晶背接点的高精度对准(小于3纳米)。 Hellings补充道，DTCO在不同技术节点的微缩密度升级中扮演着越来越重要的角色。
以上就是imec推动7埃米制程 提出双列CFET结构的详细内容！
原创文章，作者:【好易之】如转载请注明出处：https://www.zhengjiaxi.com/zxwd/itzx/120862.html
如有侵权，请邮件联系 aoduoye@qq.com 删除。
本站发布的文章及附件仅限用于学习和研究目的;不得将上述内容用于商业或非法用途，否则后果请用户自负。
本站信息来自网络，版权争议与本站无关。您必须在下载后的24个小时之内，从您的电脑中彻底删除上述内容。
如果您喜欢该程序，请支持正版软件，购买注册，得到更好的正版服务。如有侵权请邮件与我们联系处理。
微信扫一扫 
